Requested Patent:

JP62260249A

Title:

ERROR RECOVERY PROCESSING METHOD FOR DATA PROCESSOR;

Abstracted Patent:

JP62260249:

Publication Date:

1987-11-12;

Inventor(s):

KANEKO AKIRA;

Applicant(s):

MITSUBISHI ELECTRIC CORP;

Application Number:

JP19860103066 19860507 :

Priority Number(s):

IPC Classification:

G06F12/14; G06F11/00; G06F12/10;

Equivalents:

ABSTRACT:

PURPOSE: To obtain the correct key information from the nondefective one of an address conversion mechanism TLB and a memory key cache memory CACH in case either the TLB or CACH has an error, by adding TLBAD corresponding to a read address of the TLB to the CACH.

CONSTITUTION: When an access address is supplied to a TLBIB via an address input signal line 1a, the TLBIB is supplied to a parity check circuit 2 after the corresponding key data KEY and a key parity KP are read out. In case the circuit 2 has an error, an access is given to a CACH by a REALAD outputted from the TLBIB. Then the output of the TLBIB is delivered via a selector 11 as long as an address exists and the parity check is normal. For an access address supplied to the CACH, the output of the CACH is also outputted after the normal data is read out by a TLB in an error mode. Thus the cross reference is possible with key information between the TLB and the CACH and the applicability is improved.

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62-260249

@Int Cl.4 識別記号 ⑩公開 昭和62年(1987)11月12日 庁内整理番号 3 1 0 G 06 F 12/14 C - 7737 - 5B3 2 0 11/00 A - 7368 - 5BA-7927-5B 12/10 D-7927-5B 未請求 発明の数 1 (全6頁) 審査請求

②発明の名称 データ処理装置のエラーリカバリー処理方法

②特 願 昭61-103066

塑出 願 昭61(1986)5月7日

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

②代理人 弁理士 貸我 道照 外3名

明 細 書

4 発明の名称

データ処理装備のエラーリカバリー処理方法 2 特許請求の範囲

(/) キー情報がアドレス変換機構と記憶キーキャンユメモリの双方に格納されているデータ処理装置であつて、

ょ 発明の詳細な説明

〔産業上の利用分野〕

この発明は、アドレス変換機構と記憶キーキャシュメモリの双方にキー情報を格納しておき、一方のアクセス中に観出しエラーが生じた時他方のキー情報を代用できるようにしたデータ処理装置のエラーリカバリ処理方法に関する。

〔従来の技術〕

(A)ない第2回(b) 第1図は、近天のアドレス変換機構(以後 TLB と称する)及び配像キーキャンユメモリ(以後 CACHと称する)におけるキー情報読出しチェック方式を概括的に示したプロック図である。図において、(/A)はTLB、(/a)はTLB(/A)のアドレス入力信号線、(1)はTLB(/A)のキー情報 説出しパリテイエラーフラグ、(4)はクロック(図示したい)からのパルス信号(1a)及びTLB(/A)のキー情報のチェックタイミング条件信号(Ja)を1入力としてTLB(/A)のキー情報のパリティチェックタイミングを作るANDゲート、(4a)はCACHのアドレス入力信号線、(5A)はCACH、(6)はCACH(5A)のキー情報パリティチェック回路、 (7)は CACH(SA)のキー桁報配出しバリティェラーフラグ、(8)はクロックからのバルス信号(Sa)及び CACH(SA)のチェックタイミング条件信号(6a)を2入力として CACH(SA)のパリティチェックタイミングを作る ANDゲートである。

従来のTLB(/A)のキー情報説出しチェック及び、エラー処理方法について説明する。TLB(/A)をアクセスする場合、アクセスアドレスがアドレス入力信号線(/a)によつてTLB(/A)に入力されると、対応したキーデータ(KEY)とキーバリテイ(KP)からなるキー情報は、寒アドレス(REALAD) 特の情報と共にTLB(/A)から説出される。説出されたキーデータ(KEY)とキーバリテイはバリテイチェック回路(1)でチェックされる。TLB(/A)のチェックタイミング条件信号(Ja)とクロックからのパルス信号(Ja)はANDゲート(4)によつてANDを取られる。もしバリテイチェック回路(1)によるチェックの結果、パリテイェラーがあれば、TLB(/A)のキー情報説出しバリテイエラーフラグ(3)はセットされる。TLB(/A)のこのキー情報

CACH(SA)のとのキー情報パリテイエラーもTLB(/A)のキー情報パリテイエラーと同様に常にマンンチエック要因であり、上述したエラー処理と同様の処理がなされる。

従つて、TLB(/A)又はCACH(SA)のどちら のアクセスの場合もマシンチエンクエラーが起こ るとそれらをアクセスした命令が中断されていた。

: [発明が解決しよりとする問題点]

TLB及びCACHを有するデータ処理装置の従来のエラー処理方法は以上のように行なわれているので、TLB及びCACHの双方に格納されているキー情報が有効に生かされず、統出しエラーが各々のキー情報アクセス時に発生した場合、常にマシンチェックとなり、職場時のシステムの可用性を向上し得ないという問題点があつた。

との発明は、上記のような問題点を解決するためになされたもので、TLBとCACHの双方に格納されたキー情報を有効に利用し、キー情報エラー発生時におけるシステムの可用性を向上させるエラーリカバリ方法を得ることを目的としている。

パリテイエラーが常にマシンチエック要因の一つとしてエラー処理制御回路に知らされ、エラー処理制御回路に知らされ、エラー処理としてはTLB(/A)の全てのキー情報とフドレス変換情報を無効にするか、又はキー情報パリティエラーを発生させたTLBアドレスをログ情報として対応するTLBアドレスのみを無効にするかのとちらかが行なわれていた。そのTLB(/A)をアクセスした命令は中断されていた。

一方、CACH(SA)のキー情報統出しチェック及びエラー処理方法もTLB(/A)の場合と同様であり、CACH(SA)のアクセスアドレスがアドレスがアドレス入力信号線(¥a)によりCACH(SA)に入力されると、対応したキー情報が配出される。脱出されたキー情報はパリティチェック回路(b)でチェックされ、チェックタイミング条件信号(ba)とクロックからのパルス信号(Sa)はANDが中に(S)でANDが取られ、もしパリティエラーがあればCACH(SA)のキー情報院出しパリティエラーフラグ(7)がセットされる。

[問題点を解決するための手段]

この発明に係るデータ処理装置のエラーリカバリー方法は、TLBの実アドレスに対応する一致アドレスであるTLBADをCACHに設け、VLBとCACHの一方のキー情報を鋭出し中にエラーが発生した時に、他方のキー情報をアクセスする手段を設けるとともに他方の正しいキー情報を鋭取る手段を設け、現在アクセス中のキー情報として利用できるようにしたものである。

〔作 用〕

この発明においては、TLBの災アドレスに対応するTLBADをCACHに設けかつキー情報エラー発生法、他方のキー情報を互いにアクセスする手段を設けたことにより、TLBとCACHの双方に格納されているキー情報のクロスリフアレンスが可能となり、キー情報エラー発生時他方の正しいキー情報の利用を可能ならしめる。

〔與施例〕

第 / 図はこの発明に係るデータ処理装置のエラーリカバリー方法の一段施例を説明するために用

いられる一部回路図で示したプロツク図である。 図において、(2)、(4)、(6)、(8)および(/a)、(2a)、 (Ja),(4a),(sa),(ba)は第2図について説明 したものと全く同じである。(REALAD)は第2 図の協合と同様に衷アドレスであるが、上位アド レスと下位アドレスよりたつており、これら上位 アドレスと下位アドレスが合わされて主配憶装置 (図示しない)へ送られる。(/B).(sB)はと の発明で使用されるそれぞれ TLB. CACHである。 (JB),(1B) はそれぞれTLB(1B),CACH(5B)のキー情報就出しパリティエラーフラグであ る。 (/ 0) はTLB (/ B) のアクセスアドレス入力 セレクタ (SEL)、(/ /) は TLB (/ B)の キー 憤 報 例えば (KEY)と CACH(sB)から睨出されたキ - 情報例えば (K E Y) のいずれかを週択するセレ クタ(SEL)。(/1) HTLB(/B)のキーエラー 出力ゲート、(13)はセレクタ(11)から出力さ れたキー情報がパリット(有効)であるか否かを 示す O R ゲート、 (/ 4)は T L B (/ B)の キー 竹 報 エラー発生時に CACH(SB)に 該当 キー情報をサ

出されたキー情報がパリティエラーなく説出されたことを示す ANDグートである。(?a)は TLB(/B)のキー情報脱出しパリティエラーフラグ(JB)のリセット信号、(&a)はCACH(SB)のキー情報脱出しパリティエラーフラグのリセット信号である。

まず、第1図に示したCACH(sA)に対し、この発明におけるCACH(sB)の特徴的な手段の一つである、実アドレスに対応するTLBアドレス情報を定義する。

(TLBAD)はTLBアドレスの略称で CACH(5B) 内に設けられ、TLB(/B)内の奥アドレス (REALAD) に対応するアドレスを示す。

(TV)はTLBアドレスパリッドの略称でTLBアドレス(TLBAD)が有効であることを示す、すなわち、所望のキー情報が(TLBAD)で示されるTLB(/B)内のアドレス位置に保有されていることを示す。

以上の如く定義されたこれら情報は、TLBミスヒント処理(所望の央アドレスがTLB(/B)内に

- チさせる目的で使用する現在アクセス中の TLB (/ B)内のアドレスに対応した実アドレスと、 CACH(SB) の 実 ア ド レ ス の 一 致 検 出 回 路 、 (/s) はとの一致検出回路(/4)で検出された寒アドレ スー致条件と、現在アクセス中の CACH(sB)の 内容パリッド条件とにより、TLB(/B)から銃出 された衷アドレスアクセスが CACH(sB)におい て存在したことを表わす ANDゲート、(ノ4)は TLB(1B)から硫出された寒アドレスに対応する CACH(SB)のキー桁報がパリティエラーなく説 出されたことを示す ANDゲート、(ノ1)は CACH (sB)のアクセスアドレス入力セレクタ(SEL)、 (18)は CACH(1B)のキー竹報(KEY)とTLB (/B)から統出されたキー情報(KEY)のいずれ かを選択するセレクタ(SEL)、(19)は CACH (5B)のキーエラー出力ゲート、(20)はセレク 刃から出力されたキー惰報がパリッドであるか否 かを示す O R ゲート、 (2 /)は C A C H (s B)が保 有する TLB(1B)のアドレスがパリッドであると とを示す ANDゲート、 (12)は TLB(1B)から銃

存在しない時に行う処理)において、今、アクセスしようとする論理アドレスに対応する実アドレスがTLB(/B)内に存在しない時に、主記憶装置(図示しない)に存在するアドレステーブルから取り出し、TLB(/B)内にコピーする処理中に常にメンテナンスされる。

次にこの発明に係るデータ処理を置のエラーリカバリー方法の一実施例の処理について述べれば、TLBアクセスの例について述べれば、TLBアクセスがアドレス入力信号線(1a)により、アクセスアドレス入力セレクタ(10)を介してTLB(1B)へ送られ、TLBアドレスに対けかけるキー情報がTLB(1B)から説出される。 説出されたキー情報はバリティチェック回路(11によりタイチェックタイミング条件信号(1a)とりタイト(4)によりタイミングを収られる。 パリティチェック回路(11によるチェックの結果、パリティエラーがなければキー仮報

の出しパリティエラーフラク(JB)がセットされ ないので、キーエラー出力セレクタ(//)は TLB (/B)のキーデータ(KEY)をセレクトし、セレ クテッド TLB キーデータとしてそのまま出力 する。

また、キー情報説出しパリテイエラーフラグ
(JB)がセントされていないため、ORゲート
(/J)の出力は高レベルとなり、これはセレクテ
ッドTLBキーデータがパリッドであることを示す。
一方、パリテイエラーがあれば、TLB(/B)の中
ー 竹報説出しパリテイエラーグ(JB)がセットされ、その出力によりCACH(5B)のアクセス
アドレス入力セレクタ(/2)の入力がTLB(/B)
から説出した突アドレス(REALAD)に切りかえ
られ、またTLB(/B)のセレクタ(//)はCACH
(5B)から出力されたキーデータ(REY)をセレ
クトするよりに切り変えられる。これらの設定に
よりTLB(/B)から出力された突アドレス(REALAD)

が高レベルとなる。また、TLB(/B)のキーエラー出力ゲート(/1)のANDゲート(/6)の条件によって禁止されるので、TLBキーエラーは出力されない。

従つて、TLB(/B)をアクセス中にキー情報にエラーが発見されたとき、その実アドレス (REALAD) に対応するキー情報をCACH(sB)で持つている場合、すなわち両者でキー情報が二重持ちされている場合は、CACH(sB)のキー情報を有効に使用することにより、マシンチェック発生による命令中断を回避してデータ処理装置の続行が可能である。なお、TLB(/B)のキー情報脱出しパリテイエラーフラグ(JB)は次サイクルでリセット信号(7a)によりリセットされる。

一方、CACH(sB)に今アクセスしようとする 爽アドレスに対応するキー情報が存在しないこと によりANDゲート(/s)の出力がLowとなるか、 または、CACH(sB)から読み出したキー情報に エラーが発生すれば、ANDゲート(/a)の出力は Lowとなり、TLB(/B)のキーバリッド(/3)は によつて CACH(SB)がアクセスされ、 CACH (sB)の投アドレスタブ(上位アドレス)(RT) と、それに対応する TLB(/B)の統み出し歩アド レス(REALAD)の上位アドレスとの一致条件が - 致 検 出 回 啓 (14) 例 え ぱ B X O R ゲ ー ト 屏 に よ つ て検出され、その一致出力と CACH(sB)のバリ ッドピット (Vc) とのANDが ANDゲート (/ s) によ つて収られ、 現在アクセス中の TLB(/B)の突ア ドレスに対応するキー竹蝦が CACH(sB)に存在 するか否かがチェックされる。もし、存在すれば、 ANDゲート(1s)の出力は高レベルとなり、 CACH (sB)より脱出されたキー情報はパリテイチェッ ク回路(6)によつてチェックされ、パリティエラー が発生していない条件でANDゲート(16)の出力 は高レベルとなる。この ANDゲート(14)の出力 が髙レベルになると、セレクタ(11)を通して出 力されている CACH(5B)キー 情報は、 前サイク ルでアクセスしている TLB(/B)のアドレスに対 応するキー情報として使用可能であることを示し、 O R ゲート (/ 3)の出力である TLBキーバリッド

無効(Low)となる。また、同時に、TLB(/B)の キーパリティエラーフラグ(J)の情報が、TLB (/B)のキーエラーゲート(/1)を通じマシンチ エックとして報告される。

次に CACH(SA)をアクセスする場合について 述べる。この場合も、前述した TLB(/B)をアク セスする時のキー竹報エラーリカバリ方法と同様 であるので、以下簡略化してその処理を述べる。 CACH(SB)をアクセスするアドレスがアドレス 入力信号娘(* a)によりアクセスアドレス入力セ レクタ(11)を通じ CACH(5B)へ送られると、 この CACH(sB)からキー情報が脱出される。號 出されたキー竹報にパリティチェック回路(6)でパ リティエラーが発見されると、CACH(sB)のキ - 情報説出しパリティエラーフラグ(1B)がセッ トされ、TLB(1B)のアクセスアドレス入力セレ ク タ (/ O)の 入 力 が C A C H (s B)の 出 力 (TLBAD) に切り変えられ、また CACH(sB)のキーデータ (KEY)を一方の入力とするセレクタ(/ 8)が他 方の入力すなわち TLB(/B)のキーデータ(KEY)

をセレクトするように切り変えられる。これらの 段足により、 CACH(sB)をアクセスする次のサ イクルでCACH(3B)の出力(TLBAD)による TLB(/B)のアクセスが行なわれ、対応するキー 情報がTLB(/B)から統出される。TLB(/B) のパリッドビットMとCACH(sB)の(TV)ビッ トが共に高レベル、すなわち現在アクセスしてい る実アドレスに対応したキー情報が TLB(/B) 内に存在することを示せば ANDゲート (1 /)の出 力は高レベルになる。この高レベルとTLBキー情 報脱出しパリティエラー無しの条件とでANDゲー ト(11)の出力が高レベルになるので、 O Rゲー ト (20)の C A C H キーパリットが有効(高レベル) となり、また CACHキーエラー出力ゲート(19) がCACHキーエラーを出力するのを禁止される。 一方. キー情報がTLB(/B)内に存在しないか、 又はTLB(/B)内のギャ情報にエラーが発見され ると、CACH(5B)のキーエラーがANDゲート(19) を通じマシンチェックとして報告される。なお、 CACH(sB)のキー情報読出しパリティエラーフ

クセスアドレス入力セレクタ、(//)は TLB(/B) のセレクタ、(/1)は CACH(5B)のアクセスア ドレス入力セレクタ、(/8)は CACH(5B)のセ レクタ、(/2)は TLB(/B)のキーエラー出力ゲート、(/3)は O R ゲート、(/9)は CACH(5B)の キーエラー出力ゲート、(20)は O R ゲート。

なお、図中、同一符号は同一、又は相当部分を 示す。

代理人 曾 我 道 照 等

ラク (1 B) は 次 の サイ クル で リセット 借号 (ε α) により リセットされる。

[発明の効果]

この発明はTLBの実アドレスに対応する一致アドレスをCACHに設けたので、TLBとCACHの間で二重持ちしているキー情報のクロスリフアレンスができ、例えば一方のキー情報エラー発生時、他方のキー情報を相互にアクセスできるようにしたので、キー情報を容易にリカバリーできる処理方法を提供でき、データ処理装置の可用性を向上させる効果がある。

4. 図面の簡単な説明

第/図はこの発明の一実施例を説明するために用いられる一部回路図で示したプロック図。第 2 ((a).(b)) 図は従来のキー情報エラー方法を行っために用いる一部回路図で示されたプロック図である。

図において、(/B)はTLB、(JB)はTLB(/B)のキー情報銃出しパリテイエラーフラグ、(SB)はCACH(SB)のキー情報銃出しパリテイエラーフラグ、(/0)はTLB(/B)のア



